MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number: JP1241129
Publication date: 1989-09-26

Inventor: IMAI KEITAROU others: 02

Applicant: TOSHIBA CORP

Classification:

- International: H01L21/302; H01L21/306

- european:


Application number: JP19880067100 19880323


Priority number(s):


Report a data error here

Abstract of JP1241129

PURPOSE:To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.







Data supplied from the esp@cenet database - Patent Abstracts of Japan

吻日本国特許庁(JP)

(1) 特許出願公開

平1-241129 ⑫公開特許公報(A)

Slnt. Cl. 4

識別記号

庁内整理番号

母公開 平成1年(1989)9月26日

H 01 L 21/302 21/306 -8223-5F -7342-5F

未請求 請求項の数 2 (全3頁)

半導体装置の製造方法 会発明の名称

> 创特 阿 昭63-67100

の出 頤 昭63(1988) 3月23日

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 明 擎 太 郎 個発

所内

73発

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

個発 明

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究 麼 浩

勿出 頭 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 則近 巖佑 外1名

1. 発明の名称

半導体装置の製造方法

- - (1) シリコン基板に対し、マスク材を形成するエ 程と、マスク材に恋をあける工程と、マスク材 をマスクとして異方性ドライエッチングによっ て窓の下部のシリコンをエッチングする工程と、 マスク材の一部をエッチングしてシリコン隣口 郎のコーナを露出する工程と、しかる後にシリ コンもウェットエッチングする工程とを具備す ることを特徴とする半導体装置の製造方法。
 - ② 前記シリコンをウェットエッチングする工程 に代わり、シリコンを等方性ドライエッチング する工程を用いることを特徴とする語求項1記 戦の半導体装置の製造方法。
- 3. 発明の辞細な説明

【発明の目的】

(産業上の利用分野)

本売明は半導体袋屋の製造方法に係り、特に具

力性ドライエッチング法によって加工されたシリ コンの際においてエッチング法によって効果的に シリコンの角部を丸める工程を有する半導体装置 の製造方法に関する。

(従来の技術)

近年1トランジスタ/1キャパシタ構成のメモ リセルを用いたダイナミックRAM(DRAM)の 高集役化が著しい。このDRAMにおいて高集積 化に伴うキャパシタ容量の減少を補償するために、 キャパシ4所辞を論ぐ機治が右領神されている。 この場合、シリコン基板の微細領域に溶を形成す る方法として通常、反応性イオンエッチング(R IE) 独が用いられ、SiO、腹等をマスクとして 勝はほぼ重直便壁をもって形成される。しかし、 RIEによってこのような誰を形成すると誰の例 **就及び底部のシリコンの表面層にはエッチング時** のイオン面響により損傷が生じる。さらにエッチ ングガスとシリコンとの反応生成物がシリコン表 面に海染層として堆積する。このようなことから、 ンリコンのRIEの後には、これら根偽層及び持

負用を除去する工程が必要である。従来からこの 後処理工程としてはシリコンのウェットエッチン グ処理式はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

١

しかし、510。等のマスク材をマスクとしてRIB法によってシリコンに課を形成した場合、課の限口部のシリコンのコーナはほぼ 直角の急慢な形状を示している。さらにマスク材側面とシリコン滞部側間は同一面によって構成されていることになる。したがって、シリコンのウェットエッチとの変異工程におけるシリコンのウェットエッチングを行った場合は同時に急慢なコーナ形状を丸めることはできない。

このような急峻なコーナを有した潮部にトレンチャャパシタを形成すると、コーナ部でのキャパシタ酸化膜の確随化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化膜の耐圧劣化は崇子特性を著しく劣化させることになる。

(発明が解決しようとする課題)

ナを後処理工程時に同時に効果的に丸めることが 可能である。

この場合、マスク材側面とシリコン開側面とは 同一面をもって形成されているため、一旦マスク 材を一部エッチングし、マスク材を検退させることが必要である。これによってシリコンのウェットト コーナが繋出し、その後のシリコンのウェットナッチング式いはドライエッチングによってコーナ を丸めることができる。この時のマスク材を まって変わってくるが、効果的な丸めを得るために は 100人以上必要である。

以上のように、本発明によれば、異方性ドライエッチング法によるシリコンの講形成後障隔口部の急峻なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この情部に形成された選子の特性を大きく向上させることが可憐となる。

(実施例)

第1回(a)~(a)は本発明をDRAMにおける

本発明は上記の点に埋み、異方性ドライエッチング法によって形成されたシリコンの様に対し、 徴処理工程でのシリコンのウェットエッチング 収 いはドライエッチングにおいて同時に辨問口部の 急峻なシリコンコーナの形状を丸めることによっ て、この様的に形成される妻子の特性向上を図り、 もってDRAMなどにおける選子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

(発明の構成)

(課題を解決するための手段)

本発明は、異方性ドライエッチング法によって 形成されたシリコンの牌に対し、一旦マスク材を 一郎エッチングしてシリコン関ロ部のコーナを貸 出し、その後、シリコンのウェットエッチング収 いはドライエッチングを行い、急峻なシリコンコ ーナを効果的に丸める。

(作用)

本発明によれば、異方性ドライエッチングによって形成されたシリコン溝の閉口部シリコンコー

トレンチキャパシタに適用した実施例の製造工程を示す新面面である。まず、第1回(a)に示すように例えば比抵抗 5~50 Q・cm の p 型(100)シリコン基板1を用意し、フィールド絶象域2を形成した後、全面に厚さ1 44程度のC V D酸化腺3を形成する。このC V D酸化腺3に対し過常の写文合別法によって怎4を関ける。この後、これをマスクとして反応性イオンエッチング(R I E) 法により、シリコン基板表面に重複を有する深さ34程度の排6を形成する(第1回(b))。

この後、マスク材であるCVD酸化膜3をフッ酸系水溶液で200人エッチングし後過させる(第1图(o))。 この場合、マスク材は材質の異なる多層質を用いてもよい。

しかる後、何えばCF。〇。 個合ガスの低圧プラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課団口部のコーナ6を丸めることができる。この時、例えばアルカリ系水溶液によるウェットエッチングによっても阿根の効果を得ることができる。

特開平1-241129(3)

この後は、CVD酸化図3をエッチング除去して、n型不純物度7を形成させた後、キャパシタ 単化版8、プレート電極9を形成してトレンチキャパシタが完成する(第1例(d))。


この実施的によれば、RIEにより形成された 常限口部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施的によれ ば信頼性の高い高鏡積DRAMを得ることができ


本発明は上記実施例に限ることなく。一般に異方性ドライエッチング法によって加工された凹凸を有するシリコン表面上に素子を形成する半導体数値の製造方法に応用することができる。


(発明の効果)

本務明によれば異方性ドライエッチング法により加工されたシリコンの課において、滞開口部のシリコンのコーナを効果的に丸のることができ、 親子特性を向上させることができる。

4. 図面の簡単な説明







第1因は本見明の一実施例によるDRAMセルの製造工程を示す新聞聞である。

1 … p 型(100) シリコン基板、2…フィールド酸化酸、

3···CVD酸化腺、

4…寒、

6…課、


6…シリコンコーナ、


7 ··· a 型不約物層、

8…キャパシタ酸化腺、

9…プレート電極。

代理人 井理士 則 近 意 佑





第 1 図